PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-318139

(43) Date of publication of application: 22.12.1989

(51)Int.Cl.

G06F 15/16

(21)Application number: 63-150085

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

20.06.1988


(72)Inventor: AKIMOTO TAKAHIRO

(54) MULTI-MICROPROCESSOR SYSTEM

(57)Abstract:

PURPOSE: To remove waiting processing due to a program and to improve the reliability of a system by using plural microprocessors (MPUs) and executing the waiting operation of the MPUs due to access arbitration at the time of the bus competition of systems whose functions are mutually distributed by stopping the input clocks of the MPUs.

CONSTITUTION: The MPUs 1, 2 make access to a shared device 3 by respective address decoders 4, 5. Access request signals REQ1, REQ2 are outputted from the decoders 4, 5 to an access arbitration part 6 to request a system bus. When the access requests are competed, the arbitration part 6 activates a wait signal from a clock control part 7 or 8 of the MPU with the lower priority. Thereby, the clock control part 7 or 8 temporarily suspends the clock output to the MPU 1 or 2 to open the system bus. Thus, plural MPUs can control the shared device 3 without generating competition.



⑩日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-318139

Int. Cl. 4

識別記号

庁内整理番号

码公開 平成1年(1989)12月22日

G 06 F 15/16

3 4 0

P - 6745 - 5B

審査請求 未請求 請求項の数 1 (全6頁)

会発明の名称

マルチマイクロプロセツサ方式

頤 昭63-150085 20特

22出 願 昭63(1988)6月20日

⑫発 明 秋 元 降 裕 東京都府中市東芝町1番地 株式会社東芝府中工場内

神奈川県川崎市幸区堀川町72番地 株式会社東芝 勿出 額 人

個代 理 弁理士 則近 蹇 佑 外1名

和 .

1. 発明の名称

マルチマイクロプロセッサ方式

2. 嫁許請求の顧用

複数のマイクロプロセッサにより非有されるデ バイスを備え分散処理を行う装置において、ウエ イト機能を持たない複数のマイクロプロセッサと、 それぞれのマイクロプロセッサヘクロックを供給 するそれぞれのクロック制御部と、複数のマイク ロプロセッサが前記デバイスを同時にアクセスし たとき、予め定められた優先順位に従って、優先 順位の低いマイクロプロセッサのクロック制御部 のクロックを中止するアクセス調停部を設けたこ とを特徴とするマルチマイクロプロセッサ方式。

3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、複数個のマイクロプロセッサ(MP U)を結合して処理能力の向上と処理機能の分散 化を図ったマルチマイクロプロセッサ方式に係り、 特にウエイト機能を持たないマイクロプロセッサ を用いる場合のマルチマイクロプロセッサ方式に 関するものである。

(従来の技術)

マイクロプロセッサ (MPU) は、あらゆる分 野の制御装置に用いられている。それらの装置の うちで高速制御を必要とする装置、又は機能の分 **他化が有利となる装置では、複数個のマイクロブ** ロセッサを用いて装置を構成している。このよう なマルチプロセッサ方式においては、複数のMP ひが同一のメモリ内容や1/0データを使用するの で、複数のMPUが同一のデバイスと共通のシス テムパスを介して実有結合する。

したがって、マルチプロセッサ方式では複数の MPUが同一のデバイスを同時にアクセスする状 態が発生する。これを競合といい、競合が発生し た時は、各々のMPUからのアクセス要求を調停 し、あらかじめ次められた優先順位によってアク セス権を与える。これをアクセス関係という。

通常この調停回路は、ハード・ウエアで構成し

優先順位によって、優先度の高いMPUヘアクセス権を与え、優先度の低いMPUに対しては、ウエイトをかけることによって認停させる。

上記マルチプロセッサ方式の調停回路は、各々のMPUがウエイト機能を行する場合である。各々のMPUがウエイト機能を持たないつまり、ウエイトステートを挿入する専用制御入力ピンを持たない場合、次の様な方法をとる。

- (1) 複数のMPUを時系列処理して使用する。 各々のMPUの同期をとり、共有デバイスのア クセスを時分割処理し、個々のMPUのアクセス できる時間(タイミング)を限定し、必ず複数の MPUが同時にアクセスしないようにする(アク セス競合をなくす)
- ② 各々のMPUのアクセス状態を監視する。 各々のMPUが、我有デバイスを使用している か、いないかの状態を確認しながら我有デバイス を使用する。もし他のMPUが使用しているとき は、それが終了するまで、待ちつづける。

第6回に2個のMPUを用いた場合の従来構成

は必ずΛСK信号はOFFのままにし、MPU1 にアクセス権を与えない。

(発明が解決しようとする課題)

しかしながら、上記従来方式には次のような問題がある。

各々のMPUの処理は、第7図の処理フローに示す様にREQ、ACK信号を監視せねばならず、かつ、MPU2は、タイマー処理にてMPU1を監視しなければならない。前記①の場合、共行デバイスをアクセスするタイミングが限定されるためシステム全体の処理が、このタイミングに左右され特に高速処理のネックになる。

前記②の場合も、REQ、ACK信号を監視せ ねばならず、特にMPU2はタイマー処理が含まれるので、プログラムに負荷がかかる。また、MPUの数が多くなると、他のMPUの監視処理が 複雑になり、MPUのI/Oポートの調停回路を専 用する領域が増大する。

したがってウエイトを持たないMPUの共存結 合処理は、プログラムに負荷がかかり、処理効率

を示し、炙7何、炙8回にそのMPUの共冇デバ イス・アクセス処理フローを示す。それぞれのM PUのI/Oポートには他のMPUからの共行デバ イスアクセス要求のREQ信号と応答のACK信 号のポートが割付けられている。第7回に示すよ うにMPU1は、共有デバイス・アクセス処理に 入るとREQ信号をONし、MPU2からΛCK 信号がONされたことを確認した後非有デバイス をアクセスする。MPU2の処理は2つに大別さ れる。1つは第84回に示すようにある一定時間ご とにMPU1からのREQ借号を監視し、REQ 借分がONになったらACK借号をONして、ア クセス権をMPUlへ与える。そして、MPUl がアクセス終了し、REQ借号がOFFしたらA CKをOFFする。つまりREQ付号の監視をタ イマー処理する。もう1つの処理は第88図に示す ようにMPU2自身が共打デバイス3をアクセス する時の処理でMPU1からのREQ信号がON していなければ、ACKをOFFにして共冇デバ イスをアクセスする。共有デバイス、アクセス中

が悪く、システムのスループットが低下してしま う。

本発明は、上記問題点を解決するためになされたものであり、システムのスループットを向上させたマルチプロセッサ方式を提供することを目的としている。

(発明の構成)

(課題を解決するための手段)

上記目的を選成するために本発明は、複数のマイクロプロセッサにより共有されるデバイスの確えない複数のマイクロプロセッサと、それぞれのマイクロプロセッサへクロックを供給するそれでれのクロック制御部と、複数のマイクロプロセッサのカセスを優先類位に従って、優先類位のリンクを中止するアクセス関係部を設けマルチマイクロプロセッサのシステムを構成する。

(作用)

特開平1-318139(3)

上記標成において、バス競合が発生したアクセス調停部からの指令により優先順位の低いマイクロプロセッサのクロック制御部のクロック出力を中止して待ち状態としシステムバスを優先順位の高いマイクロプロセッサに開放して専用させる作用を行う。

(灾 施 例)

第1回は、本発明のマルチマイクロプロセッサ 方式による一実施例のブロック構成図でMPUが 2個の場合の例を示したものである。

同図において、1,2はウエイト機能を持たないマイクロプロセッサ(MPU)、3はメモリや入出力装置等の共有デバイス、4,5は共有デバイス、4,5は共有デバイス、4,5は共有デバイス、4,5は共力をでしたことを検出するアドレスデコーダ、6はアクセスが競合したとき優先順位の部、MPUへウエイト信号を与えるアクセス関係の部、7,8はMPU1,2に対し基本動作クロック制御部、9はエラー処理部、10~13はMPU1,2をアドレスバスおよびデータバスに接続制御するシステムバスゲートである。

あたかもウエイトステートが挿入されたと同様の 作用となる。

アクセス競挙部6の詳細回路を第2図に示す。
MPU1,2が共有デバイスへアクセスしてないとき、アクセス要求信号REQ1,REQ2は
我にノンアクティブで"1"となりインバータ61A,61Bの出力は我に"0"となる。従って、ウエイト信号WAIT1,WAIT2は共に"1"となりノンアクティブとなる。また、フリップフロップ65A,65Bのデータ入力は"0"となるのでその出力A,Bは共に"0"となる。

これによりアンドゲート68の入力条件 $\overline{A} \cdot \overline{B}$, が成立し \overline{B} USY 信号が"1"となってアンドゲート63A, 63B を開いた状態とする。MPU1, 2のいずれか一方が共有デバイスをアクセスすると該フリップフロップがセットされ自己保持すると共に \overline{B} USY 信号を"0"にする。

これにより他方のMPUが後から共有デバイスをアクセスしても該フリップフロップがセットされず該ウエイト信号を"O"(アクティブ)とし、該

なおROM, RAMV MPUに内蔵かあるいはロ ーカルシステムパスに接続されているものとする。 上記構成において、MPU1,2が共有デバイ ス3をアクセスするとアドレスデコーダ4,5は アクセス要求信号REQ1, REQ2をアクセス 調停部6へ出力してシステムパスの要求を行う。 **非有デバイスが複数の場合、アドレスデコーダ4,** 5 は我有デバイスのチップセレクト借号の論理和 からアクセス要求信号を容易に行ることができる。 アクセス調停部6はアクセス要求の競合したとき 優先順位の低いMPUのクロック制御部のウエイ ト借号をアクティブにする。これにより該クロッ ク制御部はMPUへのクロック出力を一時中止し てシステムバスを開放する。クロックが停止する とMPUはプログラムカウンタの餌を保持した状 態で処理を中止する。 優先順位の高いMPUのア クセス要求がなくなるとアクセス調停部6は上記 ウエイト信号をノンアクティブにして優先順位の 低いMPUのクロック出力を再開し共有デバイス へのアクセスを行う。従って、全体から見ると、

クロック制御部のクロックの出力を中止して他方のMPUの動作を一時中止する。先に我有デバイスをアクセスした一がMPUのアクセス要求係分がノンアクティブになると上記フリップフロップがセットされ上記ウエイト信号がノンアクティブとなり他方のMPUは我有デバイスをアクセスすることが可能となる。すなわち、我有デバイスのアクセスは先取優先の機能を持つ。

MPU1,2が同時に共有デバイスをアクセスしたとき、フリップフロップ65A,65Bは共にセットされる。しかし、アンドゲート67Bの出力は"1"の状態を維持するのでWAIT2は"0"(アクティブ)になりMPU2へのクロックは中止される。これにより、共有デバイスへのアクセスが競合したときMPU1が優先してアクセスされる。

クロック制御部7, 8の詳細同路を第3図に示す。

クロック供給部71はMPUの基本動作クロック CLKを供給する。ウエイト信号WAITが"1" (ノンアクティブ)のときフリップフロップ72の出

特閒平1-318139(4)

カ信号 \overline{ST} は"1"となりオアゲート74を介しアンドゲート75が聞かれクロック信号 \overline{CLK} は \overline{MPU} \overline{CLK} 信号として \overline{MPU} へ供給される。信号 \overline{WA} \overline{IT} が"0"(アクティブ)になるとフリップフロップ72の出力信号 \overline{ST} はクロック \overline{CLK} に同期して"0"となり \overline{MPU} \overline{CLK} 信号の出力を中止する。信号 \overline{WA} \overline{IT} が"1"(ノンアクティブ) に収ると信号 \overline{ST} はクロック \overline{CLK} に同期して

"1"に反り再びMPUCLK信号を出力する。この状態を第4回のタイムチャーサに示す。第4回はMPUのクロック動作をクロックの立上りに同期するアップエッジ動作の例で示したが、MPUのステータスに応じ、クロックの立下りに同期するダウンエッジ動作してもよい。これによって、MPUのステータスに同期してMPUCLK信号は停止、あるいは開始するのでクロックの停止あるいは開始時のMPUの設動作を防止することができる。

クロック制御部7, 8 に設けたカウンタ同路73 はフリップフロップ72の出力信号STが"0"(ア

機能を持たないDCレベルからの入力クロックが使用可能なマイクロプロセッサを複数使用し相互に機能分散システムにおいてバス競合の際のPUのウエイト動作を、MPUのウエイト動作を、MPUの入力クロックを停止させることによるウエイトの理がなくなり、処理効率が増し、システムの保拠性が向上するマルチマイクロプロセッサ方式を提供することができる。

4. 図面の簡単な説明

第1回は本発明のマルチプロセッサ方式による一実施例のブロック構成図、第2回はアクセス調停部6の詳細回路図、第3回はクロック制御部7、8の詳細回路図、第4回は本発明の作用を説明するためのタイミング・チャート、第5回はMPUが3個の場合のアクセス調停部の詳細回路図、第6回は従来のマルチマイクロプロセッサ方式のシステム構成図、第7回%従来のMPU1側の共行デバイスアクセス処理を示すフローチャート、第

クティブ)になった時点に以後のクロック信号CLKをカウントし、所定の数を越えたときエラー信号ERRを"1"にする。このエラー信号ERRはオアゲート4を介してアンドゲート75を聞くのでウエイト信号WAITが"0"(アクティブ)の状態でもクロックMPUCLKの出力を再開する。また、エラー信号ERRはエラー処理部9に入力されエラー処理を行い、エラー処理部9から該MPUへエラー検出信号を出力する。

これにより、MPUがウエイト中に他のMPU がエラーを発生したとき、全MPUがシステムロ ックされるのを防止することができる。

なお、第1図はMPUが2個の場合について説明したが、それ以上の場合についても同様の思想で拡張することができる。第5図はMPUが3個の場合のアクセス調停部の詳細回路例を示したもので、アクセス要求信号の優先順位はREQ1>REQ2>REQ3の例である。

〔発明の効果〕

以上説明したように、本発明によればウエイト

8 関は、従来のMPU2側のタイマー処理と非打 デバイスアクセス処理を示すフローチャートである。

1, 2 ... マイクロプロセッサ (MPU)

3…共有デバイス

4,5…アドレスデコーダ

6 …アクセス関停部

7, 8 … クロック制御部

9 …エラー処理部

10~13…システムパスゲート

代理人 弁理士 則 近 恋 佑 同 弟子丸 餘

特開平1-318139(5)

